

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2001 年 8 月 9 日 (09.08.2001)


PCT

(10) 国際公開番号
WO 01/57837 A1

- (51) 国際特許分類: G09G 3/36, G02F 1/133 (72) 発明者; および
(75) 発明者/出願人 (米国についてのみ): 井上 明 (INOUE, Akira) [JP/JP], 伊藤昭彦 (ITO, Akihiko) [JP/JP], 石井 良 (ISHII, Ryo) [JP/JP], 山崎 卓 (YAMAZAKI, Suguru) [JP/JP]; 〒392-8502 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内 Nagano (JP).
- (21) 国際出願番号: PCT/JP01/00560
- (22) 国際出願日: 2001 年 1 月 26 日 (26.01.2001)
- (25) 国際出願の言語: 日本語 (74) 代理人: 鈴木喜三郎, 外 (SUZUKI, Kisaburo et al.); 〒392-8502 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社 知的財産室内 Nagano (JP).
- (26) 国際公開の言語: 日本語
- (30) 優先権データ: 特願2000-025716 2000 年 2 月 2 日 (02.02.2000) JP (81) 指定国 (国内): CN, JP, KR, US.
- (71) 出願人 (米国を除く全ての指定国について): セイコーエプソン株式会社 (SEIKO EPSON CORPORATION) [JP/JP]; 〒163-0811 東京都新宿区西新宿2丁目4番1号 Tokyo (JP).
- 添付公開書類:
— 国際調査報告書
- 2 文字コード及び他の略語については、定期発行される各 PCT ガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(54) Title: METHOD FOR DRIVING ELECTROOPTICAL DEVICE, DRIVING CIRCUIT, AND ELECTROOPTICAL DEVICE, AND ELECTRONIC APPARATUS

(54) 発明の名称: 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器



(57) Abstract: An electrooptical device providing a high quality, high definition gray scale display, a method for driving the same, a circuit for driving the same, and an electronic apparatus comprising it. The method for driving an electrooptical device is characterized in that one field is divided into a plurality of subfields and each pixel is turned on/off every subfield so that the ratio of the ON time to the OFF time of the pixel in one field corresponds to gray scale data; and in that a pixel is turned on, a first voltage higher than a predetermined reference voltage applied to a counter electrode and a second voltage lower than the reference voltage are applied to the pixel electrode of the pixel. When the pixel is turned off, a voltage equal to the reference voltage is applied to the pixel electrode.

[続葉有]

WO 01/57837 A1



(57) 要約:

高品質・高精細な階調表示が可能な電気光学装置、その駆動方法、その駆動回路、さらには、この電気光学装置を用いた電子機器を提供するにあたり、本発明に係る電気光学装置の駆動方法は、1フィールドを複数のサブフィールドに分割し、1フィールド内において各画素をオン状態にする時間と当該画素をオフ状態にする時間との比率が、階調データに応じた比率となるように、前記各サブフィールド単位で各画素をオンまたはオフ状態にするとともに、各画素をオン状態にする場合、対向電極に印加される一定の基準電圧よりも高い第1電圧、または前記基準電圧よりも低い第2電圧を、当該画素の画素電極に対して印加する一方、画素をオフ状態にする場合、当該画素の画素電極に前記基準電圧と等しい電圧を印加することを特徴としている。

明 細 書

電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器

5 技術分野

本発明は、時間軸上の変調により階調表示制御を行う電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器に関する。

背景技術

- 10 電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（C R T）に変わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。

- ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたT F T（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調
- 15 20 25 に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することとなる。このため、階調表示することが可能となるのである。

この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第1に、走査線駆動回路によって、各走査線を順次選択するとともに、第2に、走査線の選択期間において、データ線駆動回路によって、データ線を順次選択し、第

3に、選択されたデータ線に、階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。

- しかしながら、データ線に印加される画像信号は、階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、D/A変換回路やオペアンプなどが必要となるので、装置全体のコスト高を招致してしまう。さらに、これらのD/A変換回路、オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。
- 10 本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、高品質・高精細な階調表示が可能な電気光学装置、その駆動方法、その駆動回路、さらには、この電気光学装置を用いた電子機器を提供することにある。

発明の開示

- 15 上記目的を達成するために、第1の発明は、複数のデータ線と複数の走査線との交差に対応して配設され、画素電極を備える複数の画素を、階調データに従ってオン状態またはオフ状態に駆動する電気光学装置の駆動方法であって、前記画素に対向する対向電極に一定の基準電圧を印加し、各フィールドを複数のサブフィールドに分割し、1フィールド内において画素をオン状態にする時間とオフ状態にする時間との比率が、前記階調データに応じた比率となるように、前記各サブフィールド単位で画素をオン状態またはオフ状態にし、
- 20

画素をオン状態にする場合、基準電圧よりも高い第1電圧または基準電圧よりも低い第2電圧のうちのいずれかを所定時間間隔毎に切換えて当該画素の画素電極に印加することを特徴とする電気光学装置の駆動方法を提供するものである。

- 25 この発明によれば、1フィールドにおいて、画素をオン状態（またはオフ状態）にする期間が、当該画素の階調に応じてパルス幅変調される結果、実効値制御による階調表示が行われることとなる。この際、各サブフィールドにおいては、画素のオン状態またはオフ状態を指示する2値信号（すなわち、HレベルかLレベルかしか採り得ないデジタル信号）を用いて、第1電圧、第2電圧および基

準電圧と等しい電圧のいずれかを選択するようになっている。このため、素子特性や配線抵抗などの不均一性に起因する表示ムラが抑えられる結果、高品質かつ高精細な階調表示が可能となる。

- 5 また、この発明によれば、画素をオン状態にする場合に、当該画素の画素電極に印加される電圧が所定時間間隔毎に第 1 電圧、および当該第 1 電圧と基準電圧を基準として逆極性の第 2 電圧のうちのいずれかに切り換わるようになっているため、電気光学材料層である液晶層に直流成分が印加されるのを回避することができる。この結果、液晶の劣化を低減することができるという利点がある。

- 10 また、上記第 1 の発明においては、同一の走査線に接続された相互に隣接する画素に対し、当該各画素をオン状態にする電圧として、一方には前記第 1 電圧を、他方には前記第 2 電圧をそれぞれ印加するようにしてもよい。このような構成とすることにより、データ線への電圧印加に際して発生するスイッチング電流による周辺回路への影響を低減するとともに、消費電力を低く抑えることができるという利点がある。

- 15 また、第 2 の発明は、複数のデータ線と複数の走査線との交差に対応して配設され、画素電極と、当該画素電極に対向し、一定の基準電圧が印加される対向電極とを備えた複数の画素を、階調データに従ってオン状態またはオフ状態に駆動する電気光学装置の駆動回路であって、各フィールドを分割した複数のサブフィールドの各々において、画素のオン状態またはオフ状態を指示する 2 値信号を発生する手段であって、画素毎に、1 フィールド内において当該画素をオン状態にする時間とオフ状態にする時間との比率が、前記階調データに応じた比率となるように、サブフィールド毎に前記 2 値信号を前記階調データから生成するデータ変換回路と、前記データ変換回路からの 2 値信号に従って、画素をオン状態またはオフ状態にするための電圧を各データ線に印加するデータ線駆動回路であって、
20 画素をオン状態にする場合、前記基準電圧よりも高い第 1 電圧または前記基準電圧よりも低い第 2 電圧のうちのいずれかを所定時間間隔毎に切換えて当該画素が接続されたデータ線に印加するデータ線駆動回路とを具備することを特徴とする電気光学装置の駆動回路を提供するものである。

この第 2 の発明は、上記第 1 の発明を電気光学装置の駆動回路として具現した

ものであり、上記第1の発明と同様の効果を奏する。

この第2の発明においては、前記データ線駆動回路は、同一の走査線に接続された相互に隣接する画素に対し、当該各画素をオン状態にする電圧として、一方には前記第1電圧を、他方には前記第2電圧を、それぞれデータ線を介して印加するようによってもよい。こうすることにより、データ線への電圧印加に際して発生するスイッチング電流による周辺回路への影響を低減するとともに、消費電力を低く抑えることができるという利点がある。

また、第2の発明においては、前記複数の走査線の各々を、第1走査線および第2走査線から構成するとともに、前記画素を、前記第1走査線および第2走査線に接続される相補型のスイッチング素子を介して前記データ線に接続し、前記第1走査線に対して第1走査信号を、第2走査線に対して前記第1走査信号とは信号極性が反対の第2走査信号をそれぞれ供給する走査線駆動回路を備えるようにしてもよい。こうすることにより、スイッチング素子の閾値電圧に関わらず、各走査信号のレベルを低くすることができるから、消費電力を低く抑えることができるという利点がある。

さらに、前記第1走査信号が前記第1走査線に接続されているスイッチング素子をオンにする電圧レベルと前記第1電圧の電圧レベルとを同一とし、前記第2走査信号が前記第2走査線に接続されているスイッチング素子をオンにする電圧レベルと前記第2電圧の電圧レベルとを同一とするようにしてもよい。こうすれば、当該電気光学装置の駆動回路において使用される電圧のレベル数を減らすことができるから、各電圧を生成するための回路の構成を簡易にすることができるという利点がある。

また、第3の発明は、各々複数の走査線と複数のデータ線との交差に対応して配設され、画素電極を備える複数の画素と、前記画素の画素電極と対向し、一定の基準電圧が印加される対向電極と、各フィールドを分割した複数のサブフィールドの各々において、画素をオン状態にする電圧またはオフ状態にする電圧の印加を指示する2値信号を発生する手段であって、画素毎に、1フィールド内において当該画素をオン状態にする時間とオフ状態にする時間との比率が階調データに応じた比率となるように、サブフィールド毎に前記2値信号を前記階調データ

から生成するデータ変換回路と、前記データ変換回路からの2値信号に従って、画素をオン状態またはオフ状態にするための電圧をデータ線に印加するデータ線駆動回路であって、画素をオン状態にする場合、前記基準電圧よりも高い第1電圧または前記基準電圧よりも低い第2電圧のうちのいずれかを所定時間間隔毎に
5 切換えて当該画素が接続されたデータ線に印加するデータ線駆動回路とを具備することを特徴とする電気光学装置を提供するものである。

この第3の発明は、上記第1の発明を電気光学装置として具現したものであり、上記第1の発明と同様の効果が得られる。

この第3の発明においても、上記第2の発明と同様、前記データ線駆動回路は、
10 同一の走査線に接続された相互に隣接する画素に対し、当該各画素をオン状態にする電圧として、一方には前記第1電圧を、他方には前記第2電圧を、それぞれデータ線を介して印加するようにしてもよい。こうすることにより、データ線への電圧印加に際して発生するスイッチング電流による周辺回路への影響を低減するとともに、消費電力を低く抑えることができるという利点がある。

15 さらに、この第3の発明においては、前記複数の走査線の各々を、第1走査線および第2走査線から構成し、前記画素を、第1走査線および第2走査線に接続される相補型のスイッチング素子を介して前記データ線に接続するとともに、前記第1走査線に対して第1走査信号を、第2走査線に対して前記第1走査信号とは信号極性が反対の第2走査信号をそれぞれ供給する走査線駆動回路を設けるよ
20 うにしてもよい。こうすることにより、スイッチング素子の閾値電圧に関わらず、各走査信号のレベルを低くすることができるから、消費電力を低く抑えることができるという利点がある。

また、前記第1走査信号が前記第1走査線に接続されているスイッチング素子をオンにする電圧レベルと前記第1電圧の電圧レベルを同一とするとともに、前
25 記第2走査信号が前記第2走査線に接続されているスイッチング素子をオンにする電圧レベルと前記第2電圧の電圧レベルを同一とすることにより、当該電気光学装置の駆動回路において使用される電圧のレベル数を減らすことができ、各電圧を生成するための回路の構成を簡易にすることができるという利点がある。

なお、この発明は、上記電気光学装置自体を単体で製造または販売するほか、

この電気光学装置を表示装置として備えた電子機器として製造または販売するという態様で実施することも可能である。

図面の簡単な説明

5 図1は、本発明の第1実施形態に係る電気光学装置の構成を示すブロック図である。

図2は、同電気光学装置の画素の構成を示す回路図である。

図3は、同電気光学装置のデータ線駆動回路の構成を示すブロック図である。

10 図4は、同データ線駆動回路内のマルチプレクサ回路の機能を表す真理値表である。

図5は、同電気光学装置のデータ変換回路の機能を表す真理値表である。

図6は、(a)は液晶の電圧／透過率特性を例示する図であり、(b)は1フィールド内の各サブフィールドの態様を例示する図である。

図7は、同電気光学装置の動作を示すタイミングチャートである。

15 図8は、同電気光学装置における画素に印加される電圧を例示するタイミングチャートである。

図9は、同電気光学装置による効果を説明するための図である。

図10は、同電気光学装置による効果を説明するための図である。

20 図11は、本発明の第2実施形態に係る電気光学装置の構成を示すブロック図である。

図12は、(a)は上記第1実施形態における画素における走査線信号およびデータ信号の電圧の関係を例示する図であり、(b)は第2実施形態に係る電気光学装置の画素の構成を示す回路図であり、(c)は同電気光学装置における走査線信号およびデータ信号の電圧の関係を例示する図である。

25 図13は、(a)および(b)は、同電気光学装置における駆動電圧生成回路の構成を例示するブロック図である。

図14は、同電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。

図15は、同データ線駆動回路のマルチプレクサの機能を示す真理値表である。

図16は、同電気光学装置の動作を示すタイミングチャートである。

図17は、本発明の応用形態に係る電気光学装置のデータ線駆動回路の構成を示すブロック図である。

図18は、同電気光学装置の構造を示す平面図である。

5 図19は、同電気光学装置の構造を示す断面図である。

図20は、同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。

図21は、同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。

10 図22は、同電気光学装置を適用した電子機器の一例たる携帯電話機の構成を示す斜視図である。

発明を実施するための最良の形態

以下、図面を参照して、本発明の実施形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更可能である。

A：本発明に係る電気光学装置の駆動方法の原理

まず、本実施形態に係る装置の理解を容易にするため、本実施形態における電気光学装置の駆動方法について説明する。

20 一般に、電気光学装置として液晶を用いた液晶装置において、液晶に印加される実効電圧値と相対透過率（または反射率）との関係は、電圧無印加状態において黒表示を行うノーマリーブラックモードを例にとれば、図6（a）に示すような関係にある。なお、相対透過率とは、透過光量の最低値および最高値を、それぞれ0%および100%として正規化したものである。図6（a）に示すように、25 液晶の透過率は、液晶層に対する印加電圧が閾値 V_{TH1} より小さい場合には0%であるが、印加電圧が閾値 V_{TH1} 以上であり、かつ、飽和電圧 V_{TH2} 以下である場合には、印加電圧に対して非線形に増加する。そして、印加電圧が飽和電圧 V_{TH2} 以上である場合、液晶の透過率は印加電圧によらず一定値を維持す

る。

ここで、本実施形態に係る電気光学装置が8階調表示を行うものとし、3ビットで示される階調データが、それぞれ同図に示される透過率を指示するものとする。この際、各透過率に応じて液晶層に印加すべき電圧を、それぞれ $V_0 \sim V_7$ とすると、従来の技術の下では、これらの電圧 $V_0 \sim V_7$ 自体を、液晶層に印加する構成となっていた。このため、特に、中間階調に対応する電圧 $V_1 \sim V_6$ については、D/A変換回路やオペアンプなどのアナログ回路の特性や、各種の配線抵抗などのばらつきによる影響を受けやすく、さらに、画素同士でみて不均一となりやすいので、高品質かつ高精細な階調表示が困難であった。

10 そこで、本実施形態に係る電気光学装置では、次のような方法により画素の駆動を行う。なお、本明細書において、1フィールドとは、水平走査信号および垂直走査信号に同期して水平走査および垂直走査することにより、1枚のラスト画像を形成するのに要する時間である。従って、ノンインターレース方式などにおける1フレームも、本発明にいう1フィールドに相当する。

15 まず、本実施形態においては、液晶層に瞬間的に印加される電圧は、例えばLレベルに相当する電圧 $V_L (=0)$ と、Hレベルに相当する電圧 V_H のいずれかにする。ここで、1フィールド(1f)の全期間にわたって液晶層に電圧 V_L を印加すれば透過率は0%となるし、電圧 V_H を印加すれば透過率は100%となる。さらに、1フィールドの期間のうち、液晶層に電圧 V_L を印加する期間と、
20 電圧 V_H を印加する期間との比率を制御して、液晶層に印加される実効電圧値が V_1 、 V_2 、…、 V_6 となるように構成すれば、当該電圧に対応した階調表示が可能となる。

25 そこで、本実施形態に係る電気光学装置では、液晶層に電圧 V_L を印加する期間と、電圧 V_H を印加する期間とを区切るために、図6(b)に示されるように、1フィールド(1f)を7つの期間に分割する。本明細書においては、この分割された期間の各々を便宜的にサブフィールド Sf_1 、 Sf_2 、…、 Sf_7 と呼ぶ。

すなわち、本実施形態に係る電気光学装置においては、各サブフィールド $Sf_1 \sim Sf_7$ 毎に、階調データに応じて、画素の液晶層に対して電圧 V_L または V_H を印加する構成となっている。例えば、表示する階調のレベルを3ビットの階

調データで表し、ある画素に対して階調データ (0 0 1) (以下、階調データによる階調レベルを () 内にビットの数値を列記して示す。) が与えられた場合、すなわち、当該画素の透過率を 14.3% とする階調表示を行う場合、1 フィールド (1 f) のうち、サブフィールド S f 1 においては当該画素の液晶層に対して電圧 V_H を印加する一方、他のサブフィールド S f 2 ~ S f 7 においては当該液晶層に対して電圧 V_L を印加する。ここで、実効電圧値は、電圧瞬時値の 2 乗を 1 周期 (1 フィールド) にわたって平均化した平方根で求められるから、サブフィールド S f 1 を、1 フィールド (1 f) に対して $(V_1/V_H)^2$ となる期間に設定すれば、上記の電圧印加によって 1 フィールド (1 f) に液晶層に印加される実効電圧値は V₁ となる。

また、例えば、ある画素に対して階調データ (0 1 0) が与えられた場合、すなわち、当該画素の透過率を 28.6% とする階調表示を行う場合、1 フィールド (1 f) のうち、サブフィールド S f 1 ~ S f 2 においては当該画素の液晶層に対して電圧 V_H を印加する一方、他のサブフィールド S f 3 ~ S f 7 においては当該液晶層に対して電圧 V_L を印加する。ここで、サブフィールド S f 1 ~ S f 2 を、1 フィールド (1 f) に対して $(V_2/V_H)^2$ となる期間に設定すれば、上記電圧印加によって 1 フィールド (1 f) に当該液晶層に印加される実効電圧値は V₂ となる。上述したように、サブフィールド S f 1 は、 $(V_1/V_H)^2$ となる期間に設定されているから、サブフィールド S f 2 については、 $(V_2/V_H)^2 - (V_1/V_H)^2$ となる期間に設定すればよい。

同様に、例えば、ある画素に対して階調データ (0 1 1) が与えられた場合、すなわち、当該画素の透過率を 42.9% とする階調表示を行う場合、1 フィールド (1 f) のうち、サブフィールド S f 1 ~ S f 3 では当該画素の液晶層に対して電圧 V_H を印加する一方、他のサブフィールド S f 4 ~ S f 7 では液晶層に対して電圧 V_L を印加する。このため、サブフィールド S f 1 ~ S f 3 を、1 フィールド (1 f) に対して $(V_3/V_H)^2$ となる期間に設定すれば、上記電圧印加によって当該液晶層に印加される実効電圧値は V₃ となる。ここで、サブフィールド S f 1 ~ S f 2 は、上述したように $(V_2/V_H)^2$ となる期間に設定されているので、サブフィールド S f 3 については、 $(V_3/V_H)^2 - (V_2/V_H)^2$ となる期間に設定すればよい。

／ V_H)²となる期間に設定すればよいことが判る。

以下、同様にして、他のサブフィールドS f 4～S f 6の期間がそれぞれ決定される。また、サブフィールドS f 7については、最終的に、1フィールドからサブフィールドS f 1～S f 6を除いた期間に設定される。ただし、上述したよ

- 5 うに、各サブフィールドS f 1～S f 7の合計の時間長として、1フィールド（1 f）に対して $(V_7/V_H)^2$ となる時間長以上の時間長が確保される必要がある。もっとも、サブフィールドS f 1～S f 7の合計の時間長が、1フィールドに対して $(V_7/V_H)^2$ となる時間長よりも長くなったとしても、すなわち、液晶層に印加される実効電圧値が図6（a）における V_7 を越えたとしても、飽
10 和性であるがゆえに透過率は100%となる。

- このように、サブフィールドS f 1～S f 7の各期間を設定して、階調データに応じた電圧印加を行う構成とすると、当該液晶層に印加される電圧は V_L または V_H の2値であるにもかかわらず、各透過率に対応する階調表示が可能となるのである。なお、以下では、説明の便宜上、論理振幅については、電圧 V_H をH
15 レベルとし、電圧 V_L をLレベルとして考えることとする。

なお、以下の説明においては、上記のように、3ビットの階調データに応じた8階調による表示が可能な電気光学装置を例に説明を進めるが、本発明をこれに限る趣旨でないことはいうまでもない。

20 B：第1実施形態

B－1：第1実施形態の構成

- 図1は、本発明の第1実施形態に係る電気光学装置の電氣的な構成を示すブロック図である。この電気光学装置は、電気光学材料としてツイステッドネマチック（TN）型液晶を用いた液晶装置であり、素子基板と対向基板とが互いに一定
25 の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟まれた構成となっている。また、この電気光学装置では、素子基板としてガラスや石英などの透明基板が用いられており、この素子基板上に画素を駆動する薄膜トランジスタ（TFT）とともに、周辺駆動回路を構成する相補型TFTなどが形成されている。

図1に示すように、素子基板上の表示領域101aには、複数本の走査線11

2がX（行）方向に延在して形成され、複数本のデータ線114がY（列）方向に延在して形成されている。そして、画素110は、走査線112とデータ線114との各交差に対応して設けられて、マトリクス状に配列している。本実施形態では、説明の便宜上、走査線の総本数をm本とし、データ線114の総本数を
5 n本として（m、nはそれぞれ2以上の整数）、m行×n列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。

次に、図2は、画素110の構成を例示する図である。同図に示すように、本実施形態における画素110は、トランジスタ（薄膜トランジスタ；TFT）116のゲートが走査線112に、ソースがデータ線114に、ドレインが画素電極118に、それぞれ接続されるとともに、画素電極118と対向電極108との間に電気光学材料たる液晶105が挟まれて液晶層が形成されている。ここで、
10 画素電極118と接地電位GND（＝0V、ただし、後述するデータ信号のLレベル、対向電極電圧LCCOMやその他の電位としてもよい）との間には蓄積容量119が形成されている。この蓄積容量119は、トランジスタ116を介して
15 て画素電極118に電圧が印加された後、この印加電圧を必要な時間だけほぼ一定に維持するために設けられた容量である。対向電極108は、画素電極118と対向するように対向基板に一面に形成される透明電極である。この対向電極108には、図示しない電圧生成回路により生成された一定の電圧（以下、「対向電極電圧LCCOM」という）が印加されている。

20 再び図1において、タイミング信号生成回路200は、図示せぬ上位装置から供給される垂直走査信号Vs、水平走査信号Hsおよびドットクロック信号DCLKに従って、各種のタイミング信号やクロック信号などを生成するための装置である。このタイミング信号生成回路200によって生成される信号のうち主要なものを列挙すると次の通りである。

25 a. 交流化駆動信号FR

この交流化駆動信号FRは、データ線駆動回路140から出力されるデータ信号d1、d2、d3、…、dnの電圧レベルを決定するための信号である。本実施形態における交流化駆動信号FRは、HレベルからLレベルへ、LレベルからHレベルへ、という具合に1フィールド毎にレベル反転を繰り返す。

b. スタートパルスDY

このスタートパルスDYは、1フィールドを7分割した各サブフィールドの最初に出力されるパルス信号である。

c. クロック信号CLY

- 5 このクロック信号CLYは、走査側（Y側）の水平走査期間を規定する信号である。

d. ラッチパルスLP

- このラッチパルスLPは、水平走査期間の最初に出力されるパルス信号であって、クロック信号CLYのレベル遷移（すなわち、立ち上がりおよび立ち下り）
10 時に出力されるものである。

e. クロック信号CLX

このクロック信号CLXは、いわゆるドットクロックを規定する信号である。
以上がタイミング信号生成回路200によって生成される主要な信号の概要である。

- 15 走査線駆動回路130は、いわゆるYシフトレジスタと呼ばれるものであり、各サブフィールドの最初に供給されるスタートパルスDYをクロック信号CLYに従って転送し、走査線112の各々に走査信号G1、G2、G3、…、Gmとして順次出力するものである。

- 次に、データ変換回路300について説明する。本実施形態では、1フィールド
20 ドを7個のサブフィールドSf1～Sf7に分割し、これらの各サブフィールド単位で、3ビットの階調データに応じた画素110のオンオフ駆動を行い、8階調の画像表示を行う。データ変換回路300は、各サブフィールドにおいて、各画素110に対応した階調データに基づいて当該画素110のオンオフ駆動を指示する2値信号Dsを生成するものである。図3はデータ変換回路300の機能を
25 示す真理値表である。

図3においては、Hレベルの2値信号Dsが画素110をオン状態とする作用を呈し、Lレベルの2値信号Dsは画素110をオフ状態とする作用を呈するようになっている。例えば階調データが(000)である場合には、すべてのサブフィールドSf1～Sf7において画素110をオフ状態とするLレベルの2値

信号Dsが出力される。また、階調データが(001)である場合には、サブフィールドSf1において画素110をオン状態とするHレベルの2値信号Dsが出力され、それ以外のサブフィールドSf2～Sf7においては画素110をオフ状態とするLレベルの2値信号Dsが出力される。

5 データ変換回路300において生成された2値信号Dsは、走査線駆動回路130およびデータ線駆動回路140の動作に同期して出力される必要があるので、図1では、データ変換回路300に対し、スタートパルスDYと、水平走査に同期するクロック信号CLYと、水平走査期間の最初を規定するラッチパルスLPと、ドットクロック信号に相当するクロック信号CLXとが供給されている。

10 次に、データ線駆動回路140は、上述した2値信号Dsおよび交流化駆動信号FRに基づいて、3種類の電圧Vs1、Vs2およびVcのうちのいずれかを選択し、選択した電圧のデータ信号d1、d2、d3、…、dnを一斉に各データ線114に供給するためのものである。このデータ線駆動回路140の具体的な構成は、図4に示される通りである。

15 図4に示すように、このデータ線駆動回路140は、Xシフトレジスタ1410、第1ラッチ回路1420、第2ラッチ回路1430およびマルチプレクサ回路1440により構成されている。ここで、Xシフトレジスタ1410は、水平走査期間の最初にタイミング信号生成回路200から供給されるラッチパルスLPをクロック信号CLXに従って転送し、ラッチ信号S1、S2、S3、…、S
20 nとして順次出力するものである。

第1ラッチ回路1420は、上述したデータ変換回路300から供給される2値信号Dsをラッチ信号S1、S2、S3、…、Snの立ち下がりタイミングにおいて順次ラッチする。第2ラッチ回路1430は、第1ラッチ回路1420によりラッチされた2値信号Dsの各々をラッチパルスLPの立下りにおいて一斉
25 にラッチし、マルチプレクサ回路1440に信号L1、L2、L3、…、Lnとして出力するものである。

マルチプレクサ回路1440には、図示しない電圧供給回路から電圧Vs1、Vs2、Vcが、タイミング信号生成回路200から交流化駆動信号FRが、第2ラッチ回路1430から信号L1、L2、L3、…、Lnが、それぞれ供給さ

れる。このマルチプレクサ回路1440は、交流化駆動信号FRと第2ラッチ回路1430の出力信号Lj (jは $0 \leq j \leq n$ を満たす整数) とに基づいて、電圧Vs1、Vs2およびVcのうちのいずれかの電圧を選択し、選択した電圧レベルのデータ信号djをデータ線114に供給する。

- 5 ここで、電圧Vcは、上述した対向電極電圧LCCOMと同一のレベルである。また、電圧Vs1は、電圧Vc (=対向電極電圧LCCOM) と比較して上述した電圧VHだけ高い電圧である。また、電圧Vs2は、電圧Vc (=対向電極電圧LCCOM) と比較して上述した電圧VHだけ低い電圧である。

- 10 図5は、マルチプレクサ回路1440の機能を示す真理値表である。同図に示すように、マルチプレクサ回路1440は、第2ラッチ回路1430からLレベルの信号Ljが供給された場合には、交流化駆動信号FRのレベルに関わらず、電圧Vcのデータ信号djをデータ線114に供給する。この電圧Vcは、対向電極電圧LCCOMと等しいので、画素電極118に対して電圧Vcが印加された場合、当該画素110の液晶層に印加される電圧はVL (=0V) となる。

- 15 一方、第2ラッチ回路1430からHレベルの信号Ljが供給された場合、マルチプレクサ回路1440は、交流化駆動信号FRに応じて電圧Vs1またはVs2を選択し、選択した電圧レベルのデータ信号djをデータ線114に供給する。具体的には、マルチプレクサ回路1440は、第2ラッチ回路1430からHレベルの信号Ljが供給され、かつ、交流化駆動信号FRがHレベルである場合
20 には電圧Vs1のデータ信号djをデータ線114に供給する。一方、第2ラッチ回路1430からHレベルの信号Ljが供給され、かつ、交流化駆動信号FRがLレベルである場合には電圧Vs2のデータ信号djをデータ線114に供給する。上述したように、電圧Vs1は電圧Vc (=対向電極電圧LCCOM) よりもVHだけ高い電圧であり、電圧Vs2は電圧VcよりもVHだけ低い電圧
25 である。従って、画素電極118に電圧Vs1またはVs2が印加された場合、当該画素110の液晶層には電圧VHが印加されることとなる。

なお、上述した走査線駆動回路130およびデータ線駆動回路140を構成するトランジスタは、素子基板上に形成されたTFTにより構成することができる。

B-2: 第1実施形態の動作

次に、上述した実施形態に係る電気光学装置の動作について説明する。図7および図8は、この電気光学装置の動作を示すタイミングチャートである。

図7に示すように、スタートパルスDYは、1フィールドを分割した7個のサブフィールドの各開始タイミングにおいてタイミング信号生成回路200から出力される。

ここで、サブフィールドSf1の開始を規定するスタートパルスDYが供給されると、走査線駆動回路130（図1参照）は、このスタートパルスDYをクロック信号CLYに従って転送し、この結果、データ転送期間（1Va）の間に、走査信号G1、G2、G3、…、Gmが順次出力される。なお、図7に示すデータ転送期間（1Va）は、各サブフィールドと同じかそれよりもさらに短い期間に設定されている（すなわち、 $1Va \leq Sf_k$ （kは、 $1 \leq k \leq 7$ を満たす整数）が成り立つようになっている）。ここで、データ転送期間（1Va）とは、上から数えて1本目の走査線112に対して走査信号G1の供給が開始されてから、m本目の走査線112に対して走査信号Gmの供給が終了するまでの期間である。

さて、走査信号G1、G2、G3、…、Gmは、それぞれクロック信号CLYの半周期に相当するパルス幅を有し、また、上から数えて1本目の走査線112に対応する走査信号G1は、スタートパルスDYが供給されたあと、クロック信号CLYが最初に立ち上がってから、少なくともクロック信号CLYの半周期だけ遅延して出力される。従って、サブフィールドの最初にスタートパルスDYが供給されてから、走査信号G1が出力されるまでに、ラッチパルスLPの1ショット（図7においては「G0」と表記されている）がデータ線駆動回路140に供給されることとなる。

そこで、このラッチパルスLPの1ショット（G0）が供給された場合について検討してみる。まず、このラッチパルスLPの1ショット（G0）がデータ線駆動回路140に供給されると、Xシフトレジスタ1410は、クロック信号CLXに従ってこのラッチパルスLPを転送し、この結果、ラッチ信号S1、S2、S3、…、Snが水平走査期間（1H）に順次出力される。なお、ラッチ信号S1、S2、S3、…、Snは、それぞれクロック信号CLXの半周期に相当するパルス幅を有している。

この際、図4における第1ラッチ回路1420は、ラッチ信号S1の立ち下がりにおいて、上から数えて1本目の走査線112と、左から数えて1本目のデータ線114との交差に対応する画素110への2値信号Dsをラッチし、次にラッチ信号S2の立ち下がりにおいて、上から数えて1本目の走査線112と、左から数えて2本目のデータ線114との交差に対応する画素110への2値信号Dsをラッチし、以下、同様に、上から数えて1本目の走査線112と、左から数えてn本目までの各データ線114との各交差に対応する各画素110への2値信号Dsを順次ラッチする。

これにより、まず、図1において上から1本目の走査線112との交差に対応する画素1行分の2値信号Dsが、第1ラッチ回路1420により順次ラッチされることとなる。なお、データ変換回路300は、第1ラッチ回路1420によるラッチのタイミングに合わせて、各画素の階調データを2値信号Dsに変換して出力することは言うまでもない。

次に、クロック信号CLYが立ち下がって、走査信号G1が出力されると、図1において上から数えて1本目の走査線112が選択される結果、当該走査線112との交差に対応する画素110のトランジスタ116がすべてオン状態となる。一方、当該クロック信号CLYの立下りによってラッチパルスLPが出力される。そして、このラッチパルスLPの立ち下がりタイミングにおいて、第2ラッチ回路1430は、第1ラッチ回路1420によって順次ラッチされた2値信号Dsを、マルチプレクサ回路1440に対し、信号L1、L2、L3、…、Lnとして一斉に供給する。

この動作と並行して、図1において上から2本目の走査線112との交差に対応する画素1行分の2値信号Dsが、第1ラッチ回路1420により順次ラッチされる。

一方、マルチプレクサ回路1440は、図5に示した真理値表に従い、第2ラッチ回路1430から供給される信号L1、L2、L3、…、Lnと、交流化駆動信号FRとに基づいて、電圧Vs1、VcおよびVs2のうちのいずれかを選択し、選択した電圧のデータ信号d1、d2、d3、…、dnを各データ線114に出力する。例えば、交流化駆動信号FRがHレベルであるフィールドにおい

て、第2ラッチ回路1430から供給された信号L1がHレベルである場合、マルチプレクサ回路1440は、左から数えて1番目のデータ線114に対して電圧Vs1のデータ信号d1を供給する。同様に、第2ラッチ回路1430から供給された信号L2がLレベルである場合、マルチプレクサ回路1440は、左から数えて2番目のデータ線114に対して電圧Vcのデータ信号d2を供給する。5
こうして、上から数えて1本目の画素110に対し、データ信号d1、d2、d3、…、dnの書き込みが同時に行われることとなる。

そして、以降同様の動作が、m本目の走査線112に対応する走査信号Gmが出力されるまで繰り返される。すなわち、ある走査信号Gi (iは、 $1 \leq i \leq m$ を満たす整数) が出力される1水平走査期間(1H)においては、i本目の走査線に対応するn個の画素110に対するデータ信号d1~dnの書き込みと、(i+1)本目の走査線112に接続された1行分の画素110に与えられる2値信号Dsのラッチとが並行して行われることとなる。なお、画素110に書き込まれたデータ信号は、次のサブフィールドSf2における書き込みまで保持される。15

以後、同様の動作が、サブフィールドの開始を規定するスタートパルスDYが供給される毎に繰り返される。

さらに、フィールドが切り換わり、交流化駆動信号FRがLレベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。ただし、20
この場合、データ線駆動回路140内のマルチプレクサ回路1440は、Hレベルの信号Ljが供給されると、図5に示したように、電圧Vs2のデータ信号djをデータ線114に供給することとなる。

次に、このような動作が行われることによって、画素110における液晶層に印加される電圧について検討する。図8は、階調データと、画素110の画素電極118への印加電圧の波形を示すタイミングチャートである。25

例えば、交流化駆動信号FRがHレベルであるフィールドにおいて、ある画素の階調データが(000)であるとき、図3および図5に示した真理値表に従う結果、当該画素110の画素電極118には、図8に示されるように、1フィールド(1f)にわたって電圧Vcが印加される。ここで、この電圧Vcと対向電

極電圧 $LCOM$ とは等しいから、1フィールドにおいて当該画素 110 の液晶層に印加される実効電圧値は $0V (=V_L)$ となる。この結果、当該画素 110 の透過率は、階調データ (000) に対応して 0% となる。一方、次のフィールドにおいて交流化駆動信号 FR が L レベルに反転した場合にも、当該画素 110 の画素電極 118 には、上記と同様に 1フィールドにわたって電圧 V_c が印加されるため、当該画素 110 の透過率は 0% となる。

次に、交流化駆動信号 FR が H レベルであるフィールドにおいて、ある画素 110 の階調データが (001) である場合、図 3 および図 5 に示した真理値表に従う結果、当該画素 110 の画素電極 118 には、図 8 に示すように、サブフィールド Sf_1 においては電圧 V_{s1} が、他のサブフィールド $Sf_2 \sim Sf_7$ においては電圧 V_c が、それぞれ印加される。すなわち、サブフィールド Sf_1 においては、対向電極 108 に印加される対向電極電圧 $LCOM$ と画素電極 118 に印加される電圧 V_{s1} との差電圧である V_H が、当該画素 110 の液晶層に対して印加される。一方、サブフィールド $Sf_2 \sim Sf_7$ においては、液晶層に対して印加される電圧は $0V$ となる。ここで、サブフィールド Sf_1 の期間が 1フィールド (1f) において占める割合は $(V_1/V_H)^2$ であり、この期間に電圧 V_H が印加されるから、1フィールドにおいて当該画素 110 の液晶層に印加される実効電圧値は図 6 (a) に示した V_1 となる。従って、当該画素 110 の透過率は、階調データ (001) に対応して 14.3% となる。

一方、フィールドが切り替わり、交流化駆動信号 FR が L レベルとなると、1フィールドのうちのサブフィールド Sf_1 においては電圧 V_{s2} が、他のサブフィールド $Sf_2 \sim Sf_7$ においては電圧 V_c が、それぞれ画素電極 118 に印加される結果、上記の交流化駆動信号 FR が H レベルである場合と同様に、当該画素 110 の透過率は、階調データ (001) に対応して 14.3% となる。ただし、上記からも明らかなように、交流化駆動信号 FR が L レベルであるフィールドにおいて液晶層に印加される電圧は、交流化駆動信号 FR が H レベルであるフィールドにおいて液晶層に印加される電圧とは極性が逆であり、かつ、その絶対値は等しくなる。ここで、交流化駆動信号 FR は周期的にレベル反転を繰り返すから、液晶層に印加される電圧の極性も周期的に反転することとなる。そしてこの結果、

液晶層に直流成分が印加される事態が回避されるから、液晶 105 の劣化を防止できるという効果が得られる。かかる効果は、他の階調データが与えられた場合も同様に得られることはいうまでもない。

次に、交流化駆動信号 F R が H レベルであるフィールドにおいて、ある画素 110 の階調データが (0 1 0) である場合、図 8 から明らかなように、サブフィールド S f 1 および S f 2 においては電圧 V H が、他のサブフィールド S f 3 ~ S f 7 においては電圧 V L が、当該画素 110 の液晶層に印加される。ここで、サブフィールド S f 1 ~ S f 2 の期間が 1 フィールド (1 f) において占める割合は $(V_2 / V_H)^2$ であり、この期間に電圧 V H が印加されるから、1 フィールドにおいて当該画素 110 の液晶層に印加される実効電圧値は V 2 となる。従って、当該画素 110 の透過率は、階調データ (0 1 0) に対応して 28.6% となる。交流化駆動信号 F R が L レベルとなるフィールドにおいても同様である。

他の階調データが与えられた場合も同様である。すなわち、階調データに応じて画素をオン状態にするサブフィールドと画素 110 をオフ状態にするサブフィールドとが決定され、画素 110 をオン状態にするサブフィールドにおいては、交流化駆動信号 F R が H レベルの場合には電圧 V s 1 が、交流化駆動信号 F R が L レベルの場合には電圧 V s 2 が、それぞれ画素電極 118 に印加される。そしてこの結果、階調データに応じた透過率を得るための実効電圧値が液晶層に対して与えられ、当該階調データに応じた階調表示が可能となるのである。

20 このように、本実施形態によれば、1 フィールドが複数のサブフィールド S f 1 ~ S f 7 に分割され、各サブフィールド毎に各画素の液晶層に対して電圧 V H または V L が印加されて、1 フィールドにおける実効電圧値が制御される。従って、駆動回路などの周辺回路においては、従来の技術の下では不可欠であった高精度の D/A 変換回路やオペアンプ等のアナログ信号を処理するための回路は不要となる。このため、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることができる。さらに、画素の液晶層に与えられる電圧は V L (= 0 V) または V H のいずれかであり、2 値的であるから、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。このため、本実施形態に係る電気光学装置によれば、高品質かつ高精細な階調表示が可能となる。

さらに、本実施形態によれば、対向電極に対して一定の電圧を印加する一方、画素電極に対して電圧 V_{s1} 、 V_{s2} または V_c を印加するようになっているため、各画素に印加される実効電圧値が画素の位置によって異なってしまうという事態を回避しつつ、液晶層に直流成分が印加されることを回避することができる

5 という利点がある。詳述すると、以下の通りである。

ここで、本実施形態に係る駆動方法との対照のため、本実施形態とは異なる駆動方法（以下、「他の駆動方法」という）を採用して液晶層に直流成分が印加されるのを回避する場合について検討してみる。すなわち、上記他の駆動方法においては、図9に示すように、対向電極電圧 $LCOM$ を、HレベルからLレベル、

10 LレベルからHレベルといった具合に1フィールド毎にレベル反転させる。ここで、Hレベルを電圧 V_{s1} 、Lレベルを V_c とする。そして、対向電極電圧 $LCOM$ がHレベル（ V_{s1} ）であるフィールド内であって、画素110をオン状態にすべきサブフィールドにおいては、当該画素110の画素電極118に対し

15 いては、当該画素110の画素電極118に対して電圧 V_{s1} を印加する。こうすれば、画素110をオン状態にすべきサブフィールドにおいては、液晶層に対して電圧 V_{s1} と電圧 V_c の差電圧である V_H が液晶層に印加される一方、画素

をオフ状態にすべきサブフィールドにおいては、液晶層に印加される電圧を0Vとすることができる。一方、対向電極電圧 $LCOM$ がLレベル（ V_c ）である

20 フィールド内であって、画素をオン状態にすべきサブフィールドにおいては、当該画素の画素電極に対して電圧 V_{s1} を印加し、画素をオフ状態にすべきサブフィールドにおいては、当該画素の画素電極に対して電圧 V_c を印加すればよい。

このようにしても、液晶層に直流成分が印加されるのを回避することができる。

しかしながら、この方法を採用した場合、以下に示す問題が生じる。

25 図10は、図9に示す駆動方法を採用した場合の、対向電極電圧 $LCOM$ と、上から数えて1本目の走査線112に接続された画素110（以下、「第1行の画素」という）の画素電極118に印加される電圧と、上から数えて m 本目の走査線112に接続された画素110（以下、「第 m 行の画素」という）の画素電極118に印加される電圧との関係を示す図である。なお、図10においては、

説明の便宜上、フィールド f_1 内のすべてのサブフィールドにわたって第 1 行の画素 110 および第 m 行の画素 110 をオン状態にする一方、フィールド f_2 内のすべてのサブフィールドにわたって第 1 行の画素 110 および第 m 行の画素 110 をオフ状態にする場合を例示している。

- 5 図 10 に示すように、第 1 行の画素 110 の画素電極 118 に対しては、フィールド f_1 開始直後の時刻 t_1 において、画素 110 をオン状態にすべく電圧 V_c が書き込まれる一方、フィールド f_2 開始直後の時刻 t_3 において、画素 110 をオフ状態にすべく電圧 V_c が書き込まれる。

- 一方、第 m 行の画素 110 の画素電極 118 に対しては、上記時刻 t_1 からデータ転送期間 ($1Va$) だけ経過した時刻 t_2 において画素 110 をオン状態にすべく電圧 V_c が書き込まれる一方、上記時刻 t_3 からデータ転送期間 ($1Va$) だけ経過した時刻 t_4 において画素をオフ状態にすべく電圧 V_c が書き込まれる。ここで、データ転送期間とは、図 7 に示したデータ転送期間と同様、上から数えて 1 本目の走査線 112 に対して走査信号 G_1 の供給が開始されてから、 m 本目の走査線 112 に対して走査信号 G_m の供給が終了するまでの期間である。

- この結果、第 1 行の画素 110 の液晶層に対しては、時刻 $t_1 \sim t_3$ までの期間、電圧 V_H が印加される。同様に、ここでは第 1 行の画素 110 の階調データと第 m 行の画素 110 の階調データが同じ場合を想定しているから、本来ならば、第 m 行の画素 110 の液晶層に対しても、第 1 行の画素 110 と同様の期間、すなわち時刻 $t_2 \sim t_4$ の期間、電圧 V_H が印加されるべきである。しかしながら、時刻 t_3 において対向電極電圧 $LCOM$ のレベルが反転してしまうため、実際には、第 m 行の画素 110 の液晶層に対して電圧 V_H が印加される期間は、時刻 $t_2 \sim t_3$ の間となってしまう。すなわち、対向電極電圧 $LCOM$ のレベルが反転する結果、時刻 $t_3 \sim t_4$ の間は、第 m 行の画素 110 の液晶層に印加される電圧は 0 V となってしまうのである。このように、上記他の駆動方法を採用した場合、画素 110 の位置によって、印加される実効電圧値とが不均一となってしまう。そしてこの結果、画面全体にわたって表示が不均一になってしまうという問題がある。

これに対し、本実施形態においては、対向電極に印加される対向電極電圧 LC

COMのレベルは一定であるから、画素110の位置に応じて実効電圧値のずれが生じることがない。すなわち、データ転送期間に起因して上記他の駆動方法において示した問題が生じることはないから、当該他の駆動方法と比較して均一な表示を実現することができるという利点がある。

- 5 なお、対向電極電圧LC COMと電圧V_cとは、画素をオン状態にしない程度の電圧差があれば、必ずしも同一でなくてもよい。また、画素内のTFTの寄生容量による画素電極への印加電圧の変化分を補償するように、対向電極電圧LC COMを敢えて電圧シフトしても構わない。ただし、このように、画素電極への印加電圧の降下分を補償するために対向電極電圧LC COMをシフトする場合には、電圧V_{s1}、V_{s2}も同方向に同様にシフトする必要がある。
- 10

C：第2実施形態

C-1：第2実施形態の構成

次に、本発明の第2実施形態に係る電気光学装置の駆動方法について説明する。

- 15 図11は、本実施形態に係る電気光学装置の構成を示すブロック図である。なお、図11に示す各部のうち、図1に示した上記第1実施形態に係る電気光学装置の各部と共通する部分については、図1と同一の符号を付してその説明を省略する。

- 同図に示すように、本実施形態における電気光学装置においては、複数本の走査線112aおよび走査線112bがX（行）方向に延在して形成されている。
- 20 各走査線112bの一端（図11においては左側の一端）は、画素110aを介して隣接する1本の走査線112aにインバータ112cを介して接続されており、各走査線112aおよび112bとが対をなすようになっている。この結果、走査線112bには、当該走査線112bと対をなす走査線112aに供給される走査信号G_iのレベルを反転した信号（以下、「反転走査信号/G_i」という）
- 25 ）が供給されることとなる。なお、以下の説明においては、走査線112aおよび112bのそれぞれの総本数をm本（mは、2以上の整数）とするが、本発明をこれに限定する趣旨ではない。

また、本実施形態における画素110aの構成は、以下の通りである。

上記第1実施形態に係る電気光学装置においては、図2に示したように、画素110内のトランジスタ116として一方のチャネル型のみ（例えばNチャネル型のみ）を用いた。従って、データ線114からトランジスタ116を介して画素電極118への充電が行われる際、画素電極118に対する印加電圧が、走査線112上の電圧よりもトランジスタの閾値電圧 V_{th} だけ低い電圧に達すると、トランジスタ116がオフ状態となり、画素電極118に対する充電が止まってしまう。このため、走査線112に対する印加電圧を、データ線114に対する印加電圧よりもトランジスタ116の閾値電圧 V_{th} 分だけ高くする必要がある。すなわち、図12(a)に示すように、Hレベルの走査信号 G_i の電圧 V_{g1} を、データ線114に印加されるデータ信号114の電圧 V_{s1} よりもトランジスタの閾値電圧 V_{th} 分だけ高くする必要がある。このように、画素110を図2に示した構成とした場合には、構成を簡易にすることができるという利点はあるものの、走査線112に印加する電圧を高くする必要があるため、消費電力が大きくなってしまいう問題がある。かかる問題を解消するため、本実施形態においては、画素の構成が図12(b)に示す構成となっている。

図12(b)に示すように、本実施形態における画素110aは、上記実施形態における画素110内のトランジスタ116に代えて、Nチャネル型トランジスタ116aとPチャネル型トランジスタ116bとを相補的に組み合わせてトランスミッションゲート構成としたものを用いる。ここで、Nチャネル型トランジスタ116aのゲートは走査線112aに接続される一方、Pチャネル型トランジスタ116bのゲートは走査線112bに接続されている。また、各トランジスタのソースはデータ線114に接続されており、各トランジスタのドレインは画素電極118に接続されている。

このような構成において、走査信号 G_i のHレベル期間（反転走査信号/ G_i のLレベル期間）においてデータ信号 d_j がN型トランジスタ116aおよびP型トランジスタ116bを介して画素電極118に供給されることとなる。この際に、データ信号 d_j が正極性のオンレベル（電圧 V_{s1} ）である場合には反転走査信号/ G_i が供給されるP型トランジスタ116bが十分に導通する一方、データ信号 d_j が負極性のオンレベル（電圧 V_{s2} ）である場合には走査信号 G_i

i が供給される N 型トランジスタ 116a が十分に導通することとなる。従って、走査信号 G_i の電圧の振幅 ($V_{g1} - V_{g2}$) は、データ信号 d_j の電圧の振幅 ($V_{s1} - V_{s2}$) 以上であればよい。従って、図 2 に示した構成の画素 110 を用いた場合と比較して、走査信号 G_i の電圧レベルを低くすることができるという利点がある。

さらに、本実施形態においては、図 12 (c) に示すように、走査信号 G_i の H レベルの電圧 V_{g1} と、データ線 114 に印加される電圧 V_{s1} とが同一のレベルとなっており、かつ、走査信号 G_i の L レベルの電圧 V_{g2} と、データ線 114 に印加される電圧 V_{s2} とが同一のレベルとなっている。このようにすることにより、電気光学装置において用いられる電圧レベル数を少なくすることができるから、周辺回路の構成を簡易なものにすることができるとともに、消費電力を低く抑えることができるという利点がある。

再び図 11 において、駆動電圧生成回路 150 は、走査線 112 に印加される電圧 V_{g1} および V_{g2} 、データ線 114 に印加される電圧 V_{s1} 、 V_{s2} および V_c 、ならびに対向電極電圧 $LCOM$ を生成するためのものである。上述したように、電圧 V_{g1} と V_{s1} とは同一レベルであり、電圧 V_{g2} と V_{s2} と同一レベルである。また、上記第 1 実施形態と同様に、対向電極電圧 $LCOM$ と電圧 V_c とは同一レベルとなっている (図 12 (c) 参照)。従って、駆動電圧生成回路 150 は、3 種類の電圧を生成して出力するものとなっている。

図 13 (a) は、この駆動電圧生成回路 150 の構成を例示する図である。同図に示すように、この駆動電圧生成回路 150 には、接地電位 GND が与えられるとともに、図示しない単一電源から電源電圧 V_{dd} ($=1.8V$) が与えられる。駆動電圧生成回路 150 は、この電源電圧 V_{dd} に対して昇圧処理等を施すことにより、上述した各電圧を発生するようになっている。ただし、電圧 V_{g2} および V_{s2} には、接地電位 GND がそのまま用いられる。

図 13 (a) に示すように、駆動電圧生成回路 150 は、コンデンサを用いたチャージポンプ式の 2 倍昇圧回路 1501 および 1503、ならびに電圧レギュレータ 1502 により構成されている。2 倍昇圧回路 1501 は、電源電圧 V_{dd} の 2 倍の電圧 ($3.6V$) を電源電圧 V_{dd} から生成する回路である。電圧レ

ギューレータ 1502 は、2倍昇圧回路 1501 によって生成された 3.6 V の電圧から 3 V の定電圧を生成する。この電圧レギュレータ 1502 によって生成された電圧は、電圧 V_c および対向電極電圧 $LC COM$ として出力される。また、2倍昇圧回路 1503 は、電圧レギュレータ 1502 によって生成された電圧の 2 倍の電圧を、当該電圧レギュレータ 1502 からの出力電圧から生成する回路である。この 2倍昇圧回路 1503 によって生成された電圧 (6 V) は、電圧 V_{g1} および V_{s1} として出力される。

なお、駆動電圧生成回路 150 の構成は、図 13 (a) に示したものに限られるものではなく、例えば、図 13 (b) に示す構成としてもよい。図 13 (b) に示す構成とした場合、電圧 V_c および対向電極電圧 $LC COM$ には、接地電位 GND がそのまま用いられる。

図 13 (b) に示す駆動電圧生成回路 150 a においては、コンデンサを用いたチャージポンプ方式の正方向 2倍昇圧回路 1504 によって電源電圧 V_{dd} の 2 倍の電圧が、電源電圧 V_{dd} から生成される。そして、電圧レギュレータ 1505 は、2倍昇圧回路 1504 によって生成された 3.6 V の電圧から 3 V の定電圧を生成する。この電圧レギュレータ 1505 によって生成された電圧は、電圧 V_{g1} および V_{s1} として出力される。一方、図 13 (b) に示す負方向 2倍昇圧回路 1506 は、2倍昇圧回路 1504 と同様な回路構成であるが電圧レギュレータ 1505 からの出力電圧の 2 倍の負の電圧を発生し、当該出力電圧を基準として出力するものである。ここで、接地電位 GND を基準にすると、この負方向 2倍昇圧回路 1506 は、電圧レギュレータ 1505 からの出力電圧と同じ大きさの負の電圧を出力するものである。負方向 2倍昇圧回路 1506 によって生成された電圧は、電圧 V_{g2} および V_{s2} として出力される。

以上が駆動電圧生成回路 150 の構成である。

さて、本実施形態においては、図 11 に示すように、タイミング信号生成回路 200 が、上記第 1 実施形態における交流化駆動信号 FR に代えて、交流化駆動信号 $FR1$ および $FR2$ を生成してデータ線駆動回路 140 a に出力するようになっている。この交流化駆動信号 $FR1$ および $FR2$ は、上記実施形態における交流化駆動信号 FR と同様にフィールド毎にレベル反転を繰り返す信号であるが、

交流化駆動信号FR 1とFR 2とは、レベルが逆になっている。具体的には、交流化駆動信号FR 1がHレベルとなるフィールドにおいては交流化駆動信号FR 2はLレベルとなり、交流化駆動信号FR 1がLレベルとなるフィールドにおいては交流化駆動信号FR 2はHレベルとなる、といった具合である（図16参照）。

次に、図14は、本実施形態におけるデータ線駆動回路140aの構成を示すブロック図である。同図に示すように、このデータ線駆動回路140aは、Xシフトレジスタ1410、第1ラッチ回路1420、第2ラッチ回路1430およびマルチプレクサ回路1450により構成されている。ここで、Xシフトレジスタ1410、第1ラッチ回路1420および第2ラッチ回路1430は、上記実施形態と同様のものであるから説明を省略する。マルチプレクサ回路1450は、第2ラッチ回路1430から一斉に供給される信号L 1、L 2、L 3、…L nと、交流化駆動信号FR 1およびFR 2とに基づいて、電圧Vs 1、Vs 2およびVcのうちのいずれかを選択し、選択した電圧レベルのデータ信号d 1、d 2、d 3、…、d nを各データ線114に供給する。具体的には、以下の通りである。

図14に示すように、マルチプレクサ回路1450を構成する複数のマルチプレクサのうち、左から数えて奇数段目に位置するマルチプレクサには交流化駆動信号FR 1が供給される一方、偶数段目に位置するマルチプレクサには交流化駆動信号FR 2が供給される。ここで、奇数段目のマルチプレクサは、図11において左から数えて奇数番目のデータ線114に接続されており、偶数段目のマルチプレクサは、図11において左から数えて偶数番目のデータ線114に接続されている。

各マルチプレクサは、図15に示す真理値表に従い、供給される電圧Vs 1、Vs 2およびVcのうちのいずれかの電圧のデータ信号d jを出力する。具体的には、マルチプレクサ回路1450内の各マルチプレクサは、第2ラッチ回路1430から供給される信号L jがLレベルである場合には、交流化駆動信号FR 1またはFR 2のレベルに関わらず、電圧Vcのデータ信号d jをデータ線114に供給する。一方、マルチプレクサ回路1450内の各マルチプレクサは、第2ラッチ回路1430から供給される信号L jがHレベルである場合には、交流

- 化駆動信号FR 1またはFR 2のレベルに応じて電圧Vs 1またはVs 2のデータ信号djをデータ線114に出力する。すなわち、図15に示すように、交流化駆動信号FR 1またはFR 2がHレベルである場合には電圧Vs 1のデータ信号djを、交流化駆動信号FR 1またはFR 2がLレベルである場合には電圧Vs 2のデータ信号djを、それぞれデータ線114に出力する。上述したように、奇数段目のマルチプレクサに供給される交流化駆動信号FR 1と、偶数段目のマルチプレクサに供給される交流化駆動信号FR 2とは、相互にレベルが反対の信号である。従って、左から数えて奇数本目のデータ線114に供給されるデータ信号djの電圧レベルと、左から数えて偶数本目のデータ線114に供給されるデータ信号dj+1の電圧レベルとは電圧Vcを基準として極性が逆となる。

C-2：第2実施形態の動作

- 次に、本実施形態における動作について説明する。なお、本実施形態に係る電気光学装置の全体動作は、上記第1実施形態における交流化駆動信号FRが交流化駆動信号FR 1およびFR 2に代わる点を除いて、図7に示したタイミングチャートと同様に示され、各階調データに応じて各画素110に印加される電圧は、図8に示したタイミングチャートと同様に示されるため、ここでは説明を省略する。

- 図16は、スタートパルスDY、走査信号Gi、反転走査信号/Gi、交流化駆動信号FR 1およびFR 2、ならびにデータ信号djおよびdj+1の変化の様子を示すタイミングチャートである。なお、図16において、データ信号djは左から数えて奇数番目のデータ線114に供給されるデータ信号であり、データ信号dj+1はこのデータ線114の右側に位置するデータ線114、すなわち、左から数えて偶数番目のデータ線114に供給されるデータ信号である。なお、ここでは、図16に示すように、交流化駆動信号FR 1がフィールドf 1においてHレベル、フィールドf 2においてLレベルとなる一方、交流化駆動信号FR 2がフィールドf 1においてLレベル、フィールドf 2においてHレベルとなるものとする。

上述したように、マルチプレクサ回路1450内の複数のマルチプレクサのうち、左から数えて奇数番目のデータ線114に接続されたマルチプレクサには交

流化駆動信号FR1が供給され、左から数えて偶数番目のデータ線に接続されたマルチプレクサには交流化駆動信号FR2が供給される。これらのマルチプレクサが、図15に示す真理値表に従って動作する結果、図16に示すように、フィールドf1においては、奇数番目のデータ線114に供給されるデータ信号d_jの電圧レベルは、V_{s1}またはV_cのうちのいずれかとなる一方、偶数番目のデータ線に供給されるデータ信号d_{j+1}の電圧レベルは、V_{s2}またはV_cのうちのいずれかとなる。同様に、交流化駆動信号FR1およびFR2が反転したフィールドf2においては、データ信号d_jの電圧レベルはV_cまたはV_{s2}のうちのいずれかとなる一方、データ信号d_{j+1}の電圧レベルはV_{s1}またはV_cのうちのいずれかとなる。

以上説明したように、本実施形態に係る電気光学装置によれば、上記実施形態と同様の効果が得られる。さらに、本実施形態においては、隣接するデータ線114に印加される各電圧の極性が逆極性となるようにしたため、隣接するデータ線に印加される電圧を同極性とした場合と比較して、消費電力を低減でき、また、周辺回路の誤動作等を少なくできるという効果が得られる。詳述すると、以下の通りである。

まず、本実施形態とは異なり、対向電極に対して電圧LC COMを印加する一方、同一の走査線に接続された相互に隣接する2つの画素の画素電極（画素電極aおよび画素電極b）の双方に対して電圧V_{s1}を印加した場合を考える。この場合、画素電極aおよび画素電極bの双方から液晶の容量成分を通して対向電極に電流が瞬間的に流れ込むため、全体としてみて消費電力が大きくなってしまいう問題がある。さらに、対向電極に対して電圧LC COMを供給するための回路や配線等に接続された各周辺回路が、この対向電極に流れる電流の影響を受けて、誤作動を起こす可能性が高くなるという問題もある。

これに対し、本実施形態に示したように、同一の走査線に接続された相隣接する画素のうち、一方の画素の画素電極aに電圧V_{s1}を、他方の画素の画素電極bに電圧V_{s2}を印加した場合、画素電極aから液晶の容量成分を通して対向電極に流れる電流と、対向電極から液晶の容量成分を通して画素電極bに流れる電流とが相殺し合い、この結果、対向電極にはほとんど電流が流れない。このため、

上記のように隣接する画素同士で同極性の電圧を印加する場合と比較して、対向電極において消費される電力を少なくすることができるという利点がある。さらに、各周辺回路に影響を与え得る電流が対向電極にほとんど流れないため、各周辺回路が誤動作を行う可能性を低くすることができる。

- 5 なお、本実施形態においても、第1実施形態において説明したのと同様に、対向電極電圧 $LCCOM$ と電圧 V_c は必ずしも同一でなくともよい。

D：変形例

- 10 以上この発明の一実施形態について説明したが、上記実施形態はあくまでも例示であり、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。

<変形例1>

- 15 上記各実施形態においては、1フィールド毎に交流化駆動信号 FR （第2実施形態においては $FR1$ および $FR2$ ）のレベルを反転させるようにしたが、この交流化駆動信号 FR の反転周期はこれに限られるものではない。例えば、サブフィールド単位で交流化駆動信号 FR （または $FR1$ および $FR2$ ）をレベル反転させるようにしてもよいし、2つ以上のフィールドを1周期としてレベル反転させるようにしてもよい。また、上述した各信号と非同期で交流化駆動信号 FR （
20 または $FR1$ および $FR2$ ）をレベル反転させるようにしてもよい。

<変形例2>

- 25 上記第2実施形態においては、いずれかのデータ線に供給されるデータ信号の電圧レベルと、当該データ線に隣接するデータ線に供給されるデータ信号の電圧レベルとが逆極性となるようにしたが、これに限らず、例えば複数のデータ線を1つの単位として、隣り合う各単位ごとにデータ信号の電圧レベルを逆極性とするようにしてもよい。換言すれば、同一の走査線に接続された画素のうち、複数の画素を単位とし、隣接する各単位ごとに、与えられるデータ信号の電圧レベルを逆極性とするようにしてもよい。

例えば、カラー表示が可能な電気光学装置においては、3つの画素を1組とし

て各画素毎にRGBの各色のカラーフィルタを設けるようになっているが、このような3つの画素に接続された3本のデータ線を1つの単位として、ある単位に属するデータ線に対して電圧 V_{s1} または V_c のデータ信号を供給する場合には、当該単位に隣接する単位に属するデータ線に対しては電圧 V_{s2} または V_c のデータ信号を供給するようにしてもよい。

5 データ信号を供給するようにしてもよい。

<変形例3>

上述した各実施形態においては、各サブフィールドの書き込みを、最も短いサブフィールドと同じかそれよりもさらに短い時間(1Va)で完了する必要がある。一方、上述した各実施形態では、8階調表示としたが、さらに階調表示度数を高めるためには、サブフィールドの期間をさらに短くする必要があるから、各サブフィールドの書き込みをより短期間で完了させる必要が生じる。

しかしながら、駆動回路、特に、データ線駆動回路140におけるXシフトレジスタ1410は、実際には上限付近で動作しているので、このままでは、階調表示度数を高めることができない。そこで、この点に改良を施した変形例について説明する。

図17は、この変形例に係る電気光学装置におけるデータ線駆動回路140bの構成を示すブロック図である。この図において、Xシフトレジスタ1412は、ラッチパルスLPをクロック信号CLXに従って転送する点においては、図4に示されるXシフトレジスタ1410と同様であるが、その段数が半分となっている点においてXシフトレジスタ1410と相違している。すなわち、 $n=2p$ を満たす整数pを想定すると、Xシフトレジスタ1412は、ラッチ信号S1、S2、S3、…、Spを順次出力する構成となっている。

また、この変形例において2値信号は、左から数えて奇数本目のデータ線114への2値信号Ds1と、偶数本目のデータ線114への2値信号Ds2との2系統に分けられて供給される。さらに、第1ラッチ回路1422では、奇数本目のデータ線114に対応して2値信号Ds1をラッチするものと、それに続く偶数本目のデータ線114に対応して2値信号Ds2をラッチするものが組となって、それぞれ同一のラッチ信号の立ち下がりと同時にラッチを行う構成となっている。

従って、このようなデータ線駆動回路 140b によれば、図 17 に示されるように、同一のラッチ信号 S1、S2、S3、…によって同時に画素 2 個分の 2 値信号 Ds1、Ds2 がラッチされるので、クロック信号 CLX の周波数を上記実施形態と同一に維持したまま、必要な水平走査期間を半分にすることができる。

- 5 さらに、Xシフトレジスタ 1412 を構成する単位回路の段数は、データ線 114 の総本数に対応する「n」から、その半分である「p」に削減される。このため、Xシフトレジスタ 1412 の構成を、Xシフトレジスタ 1410（図 4 参照）と比較して簡略化することも可能である。

- 10 一方、Xシフトレジスタ 1411 を構成する単位回路の段数が半分で済むということは、必要な水平走査期間を同じとするのであれば、クロック信号 CLX の周波数を半分に低下させることができることを意味する。このため、水平走査期間を同じとするのであれば、動作周波数に起因して消費される電力を抑えることもできる。

- 15 なお、本変形例においては、ラッチ信号によって同時にラッチ動作を行うラッチ回路 1421 の個数を「2」としたが、「3」以上としてもよいのはもちろんである。この場合、2 値信号は、当該個数に応じた系統に分けられて供給され、Xシフトレジスタ 1411 の段数はデータ線数をその個数で除した数に減らすことができる。

<変形例 4>

- 20 図 7 および図 16 に示したデータ転送期間（1Va）は、1 画面分の全ての画素に対してデータ信号を書き込むまでの時間である。換言すれば、データ転送期間（1Va）は、上から数えて 1 本目の走査線に対して走査信号 G1 の供給が開始されてから、最も下側に位置する走査線（上から数えて m 本目の走査線）に対して走査信号 Gm の供給が終了するまでの時間ということもできる。このデータ
- 25 転送期間（1Va）の時間長が、各サブフィールドの時間長よりも短い場合、1 画面分の全ての画素に対してデータ信号が書き込まれてから、次のサブフィールドにおいて新たなデータ信号が書き込まれるまでの期間が存在することとなる。この期間においては、画素に対してデータ信号を書き込む必要がないから、データ線駆動回路内の Xシフトレジスタに供給されるクロック信号 CLX のレベルを

変動させないようにしてもよい。こうすることにより、さらに消費電力を低く抑えることができるという利点がある。

E：液晶装置の全体構成

次に、上述した実施形態や応用形態に係る電気光学装置の構造について、図18および図19を参照して説明する。ここで、図18は、電気光学装置100の構成を示す平面図であり、図19は、図18におけるA-A'線の断面図である。

これらの図に示されるように、電気光学装置100は、画素電極118などが形成された素子基板101と、対向電極108などが形成された対向基板102とが、互いにシール材104によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶（例えば、Twisted Nematic Type）105が挟持された構造となっている。なお、液晶材料はTNに限らず、Supper Twisted Nematic（STN）型液晶、垂直配向型液晶、ねじれの無い水平配向型液晶など各種ネマチック液晶、高分子分散型液晶、強誘電液晶や双安定型TN（Bi-stable Twisted Nematic）型液晶等、種々用いることができる。なお、実際には、シール材104には切欠部分があつて、ここを介して液晶105が封入された後、封止材により封止されるが、これらの図においては省略されている。

ここで、上記各実施形態においては、素子基板101を、上述したようにガラスまたは石英等の透明基板とした。従つて、画素電極118をアルミニウム等の反射性金属によって形成すれば反射型表示装置として用いることができる一方、画素電極118をITO（Indium Tin Oxide）等の透明薄膜によって形成すれば透過型表示装置として用いることができる。

このように、上記各実施形態においては、素子基板101をガラスや石英等の透明な絶縁基板とし、ここに、画素電極118に接続されるトランジスタ116や、駆動回路の構成素子などを、基板上に堆積又は貼付けた半導体薄膜に形成したTFTで構成したが、本発明を適用できるのは、かかる電気光学装置に限られない。例えば、素子基板101を半導体基板とし、この半導体基板にMOS型トランジスタ（MOSFET）等を形成するようにしてもよい。ただし、この場合、素子基板は不透明であるから、画素電極118はアルミニウム等の反射性金属に

よって形成され、反射型表示装置として用いられることとなる。また、透明基板であっても、画素電極を反射電極にする、基板の内面または外面に反射膜や反射板を配置するなどして反射型表示装置とすることができる。

さて、素子基板 101 において、シール材 104 の内側かつ表示領域 101a
5 の外側領域には、遮光膜 106 が設けられている。この遮光膜 106 が形成される領域内のうち、領域 130a には走査線駆動回路 130 が形成され、また、領域 140a にはデータ線駆動回路 140 が形成されている。すなわち、遮光膜 106 は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜 106 には、対向電極 108 とともに、交流化駆動信号 LCCOM が印加
10 される構成となっている。このため、遮光膜 106 が形成された領域では、液晶層への印加電圧がほぼゼロとなるので、画素電極 118 の電圧無印加状態と同じ表示状態となる。

また、素子基板 101 において、データ線駆動回路 140 が形成される領域 140a の外側であって、シール材 104 を隔てた領域 107 には、複数の接続端子
15 が形成されて、外部からの制御信号や電源などが入力される構成となっている。

一方、対向基板 102 の対向電極 108 は、基板貼合部分における 4 隅のうち、少なくとも 1 箇所において設けられた導通材（図示省略）によって、素子基板 101 における遮光膜 106 および接続端子と電気的な導通が図られている。すなわち、対向電極電圧 LCCOM は、素子基板 101 に設けられた接続端子を介して、遮光膜 106 に、さらに、導通材を介して対向電極 108 に、それぞれ印加
20 される構成となっている。

ほかに、対向基板 102 には、電気光学装置 100 の用途に応じて、例えば、直視型であれば、第 1 に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第 2 に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合
25 には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置 100 に光を対向基板 102 側から照射するフロントライトが必要に応じて設けられる。くわえて、素子基板 101 および対向基板 102 の電極形成面には、それぞれ所定の

方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板101の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶105として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。

さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子（EL）などを用いて、その電気光学効果により表示を行う装置に適用可能である。すなわち、本発明は、上述した構成と類似の構成を有する電気光学装置、特に、オンまたはオフの2値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。なお、EL素子のパネル等、液晶パネルのように一对の基板により構成されるのではなく、一枚の基板上に画素のスイッチング素子、画素電極と対向電極、それらに挟まれた電気光学材料としてのELを併せて形成してしまう電気光学装置もあるので、本発明の電気光学装置は一对の基板を備えるものには限定されない。

F：電子機器

次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。

＜その1：プロジェクタ＞

まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図20は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ1100内部には、偏光照明装置1110がシステム光軸PLに沿って配置されている。この偏光照明装置1110において、ランプ1112からの出射光は、リフレクタ1114による反射で略平行な光束となって、第1のインテグレートレンズ1120に入射する。これにより、ランプ1112からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第2のインテグレートレンズを光入射側に有する偏光変換素子1130によって、偏光方向がほぼ揃った種類の偏光光束（s偏光光束）に変換さ

れて、偏光照明装置 1 1 1 0 から出射されることとなる。

さて、偏光照明装置 1 1 1 0 から出射された s 偏光光束は、偏光ビームスプリッタ 1 1 4 0 の s 偏光光束反射面 1 1 4 1 によって反射される。この反射光束のうち、青色光 (B) の光束がダイクロイックミラー 1 1 5 1 の青色光反射層にて
5 反射され、反射型の電気光学装置 1 0 0 B によって変調される。また、ダイクロイックミラー 1 1 5 1 の青色光反射層を透過した光束のうち、赤色光 (R) の光束は、ダイクロイックミラー 1 1 5 2 の赤色光反射層にて反射され、反射型の液
電気光学装置 1 0 0 R によって変調される。一方、ダイクロイックミラー 1 1 5
10 1 の青色光反射層を透過した光束のうち、緑色光 (G) の光束は、ダイクロイックミラー 1 1 5 2 の赤色光反射層を透過して、反射型の電気光学装置 1 0 0 G によって変調される。

このようにして、電気光学装置 1 0 0 R、1 0 0 G、1 0 0 B によってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー 1 1 5 2、1
1 5 1、偏光ビームスプリッタ 1 1 4 0 によって順次合成された後、投写光学系
15 1 1 6 0 によって、スクリーン 1 1 7 0 に投写されることとなる。なお、電気光学装置 1 0 0 R、1 0 0 B および 1 0 0 G には、ダイクロイックミラー 1 1 5 1、1 1 5 2 によって、R、G、B の各原色に対応する光束が入射するので、カラー
フィルタは必要ない。

<その 2 : モバイル型コンピュータ>

20 次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図 2 1 は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ 1 2 0 0 は、キーボード 1 2 0 2 を備えた
本体部 1 2 0 4 と、表示ユニット 1 2 0 6 とから構成されている。この表示ユニット 1 2 0 6 は、先に述べた電気光学装置 1 0 0 の前面にフロントライトを付加
25 することにより構成されている。

なお、この構成では、電気光学装置 1 0 0 を反射直視型として用いることになるので、画素電極 1 1 8 において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。

<その 3 : 携帯電話機>

さらに、上記電気光学装置を、携帯電話機に適用した例について説明する。図 22 は、この携帯電話機の構成を示す斜視図である。図において、携帯電話機 1300 は、複数の操作ボタシ 1302 のほか、受話口 1304、送話口 1306 とともに、電気光学装置 100 を備えるものである。この電気光学装置 100 にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置 100 が反射直視型として用いられることになるので、画素電極 118 に凹凸が形成される構成が望ましい。

なお、電子機器としては、図 20 ~ 図 22 を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS 端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。

15 産業上の利用可能性

以上説明したように、本発明によれば、3種類の電圧を2値信号に基づいて選択し、データ信号とするようになっているため、高品位な階調表示が可能となる。また、本発明によれば、各画素に印加される実効電圧値の均一性を全ての画素にわたって損なうことなく、液晶層に直流成分が印加されるのを回避することができるという利点がある。

請求の範囲

1. 複数のデータ線と複数の走査線との交差に対応して配設され、画素電極を備える複数の画素を、階調データに従ってオン状態またはオフ状態に駆動する電気光学装置の駆動方法であって、前記画素に対向する対向電極に一定の基準電圧を印加し、各フィールドを複数のサブフィールドに分割し、1フィールド内において画素をオン状態にする時間とオフ状態にする時間との比率が、前記階調データに応じた比率となるように、前記各サブフィールド単位で画素をオン状態またはオフ状態にし、画素をオン状態にする場合、基準電圧よりも高い第1電圧または基準電圧よりも低い第2電圧のうちのいずれかを所定時間間隔毎に切換えて当該画素の画素電極に印加することを特徴とする電気光学装置の駆動方法。

2. 同一の走査線に接続された相互に隣接する画素に対し、当該各画素をオン状態にする電圧として、一方には前記第1電圧を、他方には前記第2電圧をそれぞれ印加することを特徴とする請求項1に記載の電気光学装置の駆動方法。

3. 複数のデータ線と複数の走査線との交差に対応して配設され、画素電極と、当該画素電極に対向し、一定の基準電圧が印加される対向電極とを備えた複数の画素を、階調データに従ってオン状態またはオフ状態に駆動する電気光学装置の駆動回路であって、

各フィールドを分割した複数のサブフィールドの各々において、画素のオン状態またはオフ状態を指示する2値信号を発生する手段であって、画素毎に、1フィールド内において当該画素をオン状態にする時間とオフ状態にする時間との比率が、前記階調データに応じた比率となるように、サブフィールド毎に前記2値信号を前記階調データから生成するデータ変換回路と、前記データ変換回路からの2値信号に従って、画素をオン状態またはオフ状態にするための電圧を各データ線に印加するデータ線駆動回路であって、画素をオン状態にする場合、前記基準電圧よりも高い第1電圧または前記基準電圧よりも低い第2電圧のうちのいずれかを所定時間間隔毎に切換えて当該画素が接続されたデータ線に印加するデータ線駆動回路とを具備することを特徴とする電気光学装置の駆動回路。

4. 前記データ線駆動回路は、同一の走査線に接続された相互に隣接する画素

に対し、当該各画素をオン状態にする電圧として、一方には前記第 1 電圧を、他方には前記第 2 電圧を、それぞれデータ線を介して印加することを特徴とする請求項 3 に記載の電気光学装置の駆動回路。

- 5 5. 前記複数の走査線の各々は、第 1 走査線および第 2 走査線からなり、前記画素は、前記第 1 走査線および第 2 走査線に接続される相補型のスイッチング素子を介して前記データ線に接続され、前記第 1 走査線に対して第 1 走査信号を、第 2 走査線に対して前記第 1 走査信号とは信号極性が反対の第 2 走査信号をそれぞれ供給する走査線駆動回路を備えることを特徴とする請求項 3 または 4 に記載の電気光学装置の駆動回路。
- 10 6. 前記第 1 走査信号が前記第 1 走査線に接続されているスイッチング素子をオンにする電圧レベルと前記第 1 電圧の電圧レベルとは同一であり、前記第 2 走査信号が前記第 2 走査線に接続されているスイッチング素子をオンにする電圧レベルと前記第 2 電圧の電圧レベルとは同一であることを特徴とする請求項 5 に記載の電気光学装置の駆動回路。
- 15 7. 各々複数の走査線と複数のデータ線との交差に対応して配設され、画素電極を備える複数の画素と、前記画素の画素電極と対向し、一定の基準電圧が印加される対向電極と、各フィールドを分割した複数のサブフィールドの各々において、画素をオン状態にする電圧またはオフ状態にする電圧の印加を指示する 2 値信号を発生する手段であって、画素毎に、1 フィールド内において当該画素をオン状態にする時間とオフ状態にする時間との比率が階調データに応じた比率となるように、サブフィールド毎に前記 2 値信号を前記階調データから生成するデータ変換回路と、前記データ変換回路からの 2 値信号に従って、画素をオン状態またはオフ状態にするための電圧をデータ線に印加するデータ線駆動回路であって、画素をオン状態にする場合、前記基準電圧よりも高い第 1 電圧または前記基準電
- 20 25 圧よりも低い第 2 電圧のうちのいずれかを所定時間間隔毎に切換えて当該画素が接続されたデータ線に印加するデータ線駆動回路とを具備することを特徴とする電気光学装置。

8. 前記データ線駆動回路は、同一の走査線に接続された相互に隣接する画素に対し、当該各画素をオン状態にする電圧として、一方には前記第 1 電圧を、他

方には前記第 2 電圧を、それぞれデータ線を介して印加することを特徴とする請求項 7 に記載の電気光学装置。

9. 前記複数の走査線の各々は、第 1 走査線および第 2 走査線からなり、

前記画素は、第 1 走査線および第 2 走査線に接続される相補型のスイッチング

- 5 素子を介して前記データ線に接続されてなり、前記第 1 走査線に対して第 1 走査信号を、第 2 走査線に対して前記第 1 走査信号とは信号極性が反対の第 2 走査信号をそれぞれ供給する走査線駆動回路を備えることを特徴とする請求項 7 または 8 に記載の電気光学装置。

- 10 10. 前記第 1 走査信号が前記第 1 走査線に接続されているスイッチング素子をオンにする電圧レベルと前記第 1 電圧の電圧レベルとは同一であり、前記第 2 走査信号が前記第 1 走査線に接続されているスイッチング素子をオンにする電圧レベルと前記第 2 電圧の電圧レベルとは同一であることを特徴とする請求項 9 に記載の電気光学装置。

- 15 11. 請求項 7 ~ 10 のいずれか 1 の請求項に記載の電気光学装置を備えることを特徴とする電子機器。

Fig. 1




Fig. 2





Fig. 3

階調データ	Ds						
	Sf1	Sf2	Sf3	Sf4	Sf5	Sf6	Sf7
(000)	L	L	L	L	L	L	L
(001)	H	L	L	L	L	L	L
(010)	H	H	L	L	L	L	L
(011)	H	H	H	L	L	L	L
(100)	H	H	H	H	L	L	L
(101)	H	H	H	H	H	L	L
(110)	H	H	H	H	H	H	L
(111)	H	H	H	H	H	H	H

Fig. 4



4/18


Fig. 5

FR	Ln	dn
H	H	Vs1
L	H	Vs2
*	L	Vc


Fig. 6

(a)

電圧／透過率特性（ノーマリーブラックモード）



(b)



5/18

Fig. 7




Fig. 8




Fig. 9




Fig. 10






Fig. 11




10/18

Fig. 12


(a)



(b)




(c)




11/18

Fig. 13

(a)




(b)



12/18

Fig. 14




13/18

Fig. 15


FR1またはFR2	Ln	dn
H	H	Vs1
L	H	Vs2
*	L	Vc

Fig. 16



15/18

Fig. 17



16/18

Fig. 18





Fig. 19



17/18




Fig. 21





Fig. 2.2



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/00560

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl⁷ G09G3/36, G02F1/133

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ G09G3/00-3/38, G02F1/133

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1926-1996 Jitsuyo Shinan Toroku Koho 1996-2001
Kokai Jitsuyo Shinan Koho 1971-2001 Toroku Jitsuyo Shinan Koho 1994-2001

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP, 4-186282, A (Hitachi, Ltd.), 03 July, 1992 (03.07.92), page 6, lower left column, line 16 to page 9, lower right column, line 6; Figs. 1 to 6	1, 3, 7, 11
Y	page 6, lower left column, line 16 to page 9, lower right column, line 6; Figs. 1 to 6	2, 4-5, 8-9
A	page 6, lower left column, line 16 to page 9, lower right column, line 6; Figs. 1 to 6 (Family: none)	6, 10
X	JP, 5-35202, A (Semiconductor Energy Lab. Co., Ltd.), 12 February, 1993 (12.02.93), Full text; Figs. 1 to 16	1, 3, 7, 11
Y	Full text; Figs. 1 to 16	2, 4-5, 8-9
A	Full text; Figs. 1 to 16 (Family: none)	6, 10
Y	JP, 5-173508, A (Toshiba Corporation), 13 July, 1993 (13.07.93),	2, 4, 8

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not
considered to be of particular relevance
"E" earlier document but published on or after the international filing
date
"L" document which may throw doubts on priority claim(s) or which is
cited to establish the publication date of another citation or other
special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other
means
"P" document published prior to the international filing date but later
than the priority date claimed

"T" later document published after the international filing date or
priority date and not in conflict with the application but cited to
understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be
considered novel or cannot be considered to involve an inventive
step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be
considered to involve an inventive step when the document is
combined with one or more other such documents, such
combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search
10 April, 2001 (10.04.01)

Date of mailing of the international search report
01 May, 2001 (01.05.01)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/00560

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
	Full text; Figs. 1 to 11 (Family: none)	
Y	JP, 8-29751, A (Casio Computer Co, Ltd.), 02 February, 1996 (02.02.96), Par. Nos.[0026]-[0044]; Figs. 1 to 3 (Family: none)	5,9
Y	JP, 6-160893, A (Semiconductor Energy Lab. Co., Ltd.), 07 June, 1994 (07.06.94), Par. Nos.[0019]-[0029]; Figs. 1 to 6 (Family: none)	5,9
A	JP, 11-326957, A (Toshiba Corporation), 26 November, 1999 (26.11.99), Par. Nos.[0166]-[0179]; Fig. 11 & US, 6046790, A1	1,3,7

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl' G09G3/36, G02F1/133

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl' G09G3/00-3/38, G02F1/133

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1926-1996年

日本国公開実用新案公報 1971-2001年

日本国実用新案登録公報 1996-2001年

日本国登録実用新案公報 1994-2001年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP, 4-186282, A (株式会社日立製作所) 3. 7月. 1992 (03. 07. 92) 第6頁左下欄第16行-第9頁右下欄第6行, 第1-6図	1, 3, 7, 11
Y	第6頁左下欄第16行-第9頁右下欄第6行, 第1-6図	2, 4-5, 8-9
A	第6頁左下欄第16行-第9頁右下欄第6行, 第1-6図 (ファミリーなし)	6, 10

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの

「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)

「O」 口頭による開示、使用、展示等に言及する文献

「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」 同一パテントファミリー文献

国際調査を完了した日

10. 04. 01

国際調査報告の発送日

01.05.01

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

西島 篤宏



2G 9308

電話番号 03-3581-1101 内線 3225

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	J P, 5-35202, A (株式会社半導体エネルギー研究所) 12. 2月. 1993 (12. 02. 93) 全文, 第1-16図	1, 3, 7, 11
Y	全文, 第1-16図	2, 4-5, 8-9
A	全文, 第1-16図 (ファミリーなし)	6, 10
Y	J P, 5-173508, A (株式会社東芝) 13. 7月. 1993 (13. 07. 93) 全文, 第1-11図 (ファミリーなし)	2, 4, 8
Y	J P, 8-29751, A (カシオ計算機株式会社) 2. 2月. 1996 (02. 02. 96) 段落番号【0026】-【0044】, 第1-3図 (ファミリーなし)	5, 9
Y	J P, 6-160893, A (株式会社半導体エネルギー研究所) 7. 6月. 1994 (07. 06. 94) 段落番号【0019】-【0029】, 第1-6図 (ファミリーなし)	5, 9
A	J P, 11-326957, A (株式会社東芝) 26. 11月. 1999 (26. 11. 99) 段落番号【0166】-【0179】, 第11図 & US, 6046790, A1	1, 3, 7